This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Semic inductor device and its manufacturing meth d, circuit b and and l electronic machine

Patent number:

TW515064

Publication date:

2002-12-21

Inventor:

HANAOKA TERUNAO (JP); ITO HARUKI (JP);

KUWABARA KEIJI (JP)

Applicant:

SEIKO EPSON CORP (JP)

Classification:

- international:

H01L23/31

- european:

Application number: TW20010106899 20010323 Priority number(s): JP20000081999 20000323

Also published as:

之 d v

EP1198003 (A1) WO0171805 (A1) US2002008320 (A1)

Abstract of TW515064

In the manufacturing method of semiconductor device, the followings are formed on the aggregation (10) of plural semiconductor devices (12) having electrodes (14): multi-layered epoxy layers (40, 100); the wirings (20), which are electrically connected with the electrodes (14) of each semiconductor device (12); and the external terminals (30), which are electrically connected with the wirings (20). In addition, the work of cutting the aggregation (10) is included in the invention such that at least one epoxy layer of the multi-layered epoxy layers (40, 100) is formed at the cutting region (70) that evades the aggregation (10).

Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP) 再公表特許(A1)

(11)国際公開番号

WO01/071805

発行日 平成15年7月8日(2003.7.8)

(43)国際公開日 平成13年9月27日(2001.9.27)

(51) Int.Cl.7		識別記号	FΙ		
H01L	21/56		H01L	21/56	·E
	23/29			23/30	В
	23/31				


審査請求 未請求 予備審查請求 未請求(全 41 頁)

出願番号	特願2001-569886(P2001-569886)	(71)出顧人	セイコーエプソン株式会社
(21)国際出願番号	PCT/JP01/02325		東京都新宿区西新宿2丁目4番1号
(22)国際出願日	平成13年3月23日(2001.3.23)	(72)発明者	桑原 啓二
(31)優先権主張番号	特願2000-81999(P2000-81999)		長野県諏訪市大和3丁目3番5号 セイコ
(32)優先日	平成12年3月23日(2000.3.23)		ーエプソン株式会社内
(33)優先権主張国	日本 (JP)	(72)発明者	花岡 輝直
(81)指定国	EP(AT, BE, CH, CY,		長野県諏訪市大和3丁目3番5号 セイコ
DE, DK, ES, I	FI, FR, GB, GR, IE, I		ーエプソン株式会社内
T, LU, MÇ, NI	L, PT, SE, TR), CN, J	(72)発明者	伊東 春樹
P, KR			長野県諏訪市大和3丁目3番5号 セイコ
,			ーエプソン株式会社内
		(74)代理人	弁理士 井上 一 (外2名)

(54) 【発明の名称】 半導体装置及びその製造方法、回路基板並びに電子機器

(57)【要約】

半導体装置の製造方法は、電極(14)を有する複数の 半導体素子(12)の集合体(10)に、複数の樹脂層 (40、100) と、各半導体素子 (12) の電極 (1 4) に電気的に接続する配線(20)と、配線(20) に電気的に接続する外部端子(30)と、を形成し、集 合体(10)を切断する工程を含み、複数の樹脂層(4 0、100)のうち少なくとも1つの樹脂層を、集合体 (10) の切断領域 (70) を避けて形成する。



【特許請求の範囲】

【請求項1】電極を有する複数の半導体素子の集合体に、複数の樹脂層と、各半導体素子の前記電極に電気的に接続する配線と、前記配線に電気的に接続する外部端子と、を形成し、前記集合体を切断する工程を含む半導体装置の製造方法であって、

前記複数の樹脂層のうち少なくとも1つの樹脂層を、前記集合体の切断領域を 避けて形成する半導体装置の製造方法。

【請求項2】請求項1記載の半導体装置の製造方法において、

前記少なくとも1つの樹脂層を、インクジェット方式又は印刷方式によって形成する半導体装置の製造方法。

【請求項3】請求項1記載の半導体装置の製造方法において、

前記少なくとも1つの樹脂層を、予めパターニングして別部材に形成しておき 、前記集合体に転写させることによって形成する半導体装置の製造方法。

【請求項4】請求項1から請求項3のいずれかに記載の半導体装置の製造方法に おいて、

前記切断領域に前記少なくとも1つの樹脂層を弾く成分からなる材料を設け、 前記少なくとも1つの樹脂層を前記材料で弾かせることによって形成する半導体 装置の製造方法。

【請求項5】請求項1記載の半導体装置の製造方法において

前記少なくとも1つの樹脂層は感光性の材料からなり、

前記少なくとも1つの樹脂層を、露光して前記切断領域の部分を除去すること によって形成する半導体装置の製造方法。

【請求項6】請求項1、2、3、5のいずれかに記載の半導体装置の製造方法に おいて、

前記複数の樹脂層は、前記配線の下の第1の樹脂層と、前記配線の上の第2の 樹脂層と、を含み、

前記樹脂層を形成する工程で、少なくとも前記第1の樹脂層を、前記集合体の 切断領域を避けて形成する半導体装置の製造方法。

【請求項7】請求項6記載の半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記第2の樹脂層を前記集合体の切断領域を避けて形成する半導体装置の製造方法。

【請求項8】請求項7記載の半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記第2の樹脂層の少なくとも最上層を、前記外部端子及び前記切断領域を覆うように設けた後に、一部を除去して前記外部端子の少なくとも先端部を露出させると同時に、前記切断領域の部分を除去する半導体装置の製造方法。

【請求項9】請求項6記載の半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記第2の樹脂層を複数層により形成し、前記 複数層のうち少なくとも最上層を前記集合体の切断領域を覆うように形成する半 導体装置の製造方法。

【請求項10】請求項1、2、3、5のいずれかに記載の半導体装置の製造方法において、

前記複数の樹脂層は、前記配線の下の第1の樹脂層と、前記配線の上の第2の 樹脂層と、を含み、

前記樹脂層を形成する工程で、少なくとも前記第2の樹脂層を前記集合体の切 断領域を避けて形成する半導体装置の製造方法。

【請求項11】請求項6記載の半導体装置の製造方法において、

前記第2の樹脂層の熱膨張係数は、前記第1の樹脂層よりも大きい半導体装置の製造方法。

【請求項12】請求項6記載の半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記外部端子の前記第2の樹脂層から露出する 部分が、前記外部端子の前記配線との接合部よりも平面視において小さくなるよ うに、前記第2の樹脂層を前記外部端子の一部を露出させて形成する半導体装置 の製造方法。

【請求項13】請求項6記載の半導体装置の製造方法において、

前記第2の樹脂層を複数層で形成し、

前記樹脂層を形成する工程で、前記第2の樹脂層の最下層を、前記配線における前記外部端子を形成する領域を避けて形成し、

前記外部端子を形成する工程で、前記外部端子を、前記配線の前記第2の樹脂層から露出した部分に形成する半導体装置の製造方法。

【請求項14】請求項6記載の半導体装置の製造方法において、

それぞれの前記半導体素子には、複数の前記電極が形成されてなり、

前記樹脂層を形成する工程で、前記半導体素子における前記電極よりも内側の 領域に、前記第1の樹脂層を形成する半導体装置の製造方法。

【請求項15】請求項1、2、3、5のいずれかに記載の半導体装置の製造方法によって製造されてなる半導体装置。

【請求項16】電極を有する半導体チップと、

前記半導体チップの前記電極に電気的に接続された配線と、

前記配線に電気的に接続して設けられた外部端子と、

前記半導体チップの前記電極が形成された面に設けられた複数の樹脂層と、を含み、

前記複数の樹脂層のうち少なくとも1つの樹脂層は、その平面形状の外周が前 記半導体チップの外周よりも内側に位置する半導体装置。

【請求項17】請求項16記載の半導体装置において、

前記少なくとも1つの樹脂層は、前記配線の下に形成されてなる半導体装置。

【請求項18】請求項16記載の半導体装置において、

前記半導体チップは、複数の前記電極を有し、

前記少なくとも1つの樹脂層は、平面視において前記半導体チップにおける前 記電極よりも内側の領域に形成されてなる半導体装置。

【請求項19】請求項16から請求項18のいずれかに記載の半導体装置において、

前記複数の樹脂層は、前記配線の上で前記外部端子の根元周囲を覆うように設けられた樹脂層を含み、

前記外部端子の前記樹脂層から露出する部分が、前記外部端子の前記配線との接合部よりも平面視において小さくなるように、前記外部端子の一部が露出してなる半導体装置。

【請求項20】請求項16から請求項18のいずれかに記載の半導体装置が搭載

された回路基板。

【請求項21】請求項16から請求項18のいずれかに記載の半導体装置を有する電子機器。

【発明の詳細な説明】

[技術分野]

本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。 [背景技術]

半導体装置の高密度実装を追及すると、ベアチップ実装が理想的である。しかしながら、ベアチップは、品質の保証及び取り扱いが難しい。そこで、CSP(ChipScale/SizePackage)が適用された半導体装置が開発されている。

特に近年、ウェーハレベルで製造する、いわゆるウェーハレベルCSPが注目されている。ウェーハレベルCSPでは、樹脂層を有し再配線が施された複数の半導体素子をウェーハ単位で形成し、その後に各半導体素子に切断して半導体装置を形成する。

しかし、この場合にダイシングされた半導体装置の端部が欠け、これによって 、樹脂層が半導体素子の界面から剥離してしまう場合があった。

「発明の開示]

本発明はこの問題点を解決したものであり、その目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。

(1)本発明に係る半導体装置の製造方法は、電極を有する複数の半導体素子の集合体に、複数の樹脂層と、各半導体素子の前記電極に電気的に接続する配線と、前記配線に電気的に接続する外部端子と、を形成し、前記集合体を切断する工程を含む半導体装置の製造方法であって、

前記複数の樹脂層のうち少なくとも1つの樹脂層を、前記集合体の切断領域を 避けて形成する。

本発明によれば、予め少なくとも1つの樹脂層を集合体の切断領域を避けて形成し、集合体を切断する。これによって、半導体装置の端部の欠けを抑えて、半導体装置の樹脂層の剥離を防止することができる。したがって、信頼性の高い半導体装置を製造することができる。

(2) この半導体装置の製造方法において、

前記少なくとも1つの樹脂層を、インクジェット方式又は印刷方式によって形

成してもよい。

これによって、より簡単に、少なくとも1つの樹脂層を切断領域を避けて形成 することができる。

(3) この半導体装置の製造方法において、

前記少なくとも1つの樹脂層を、予めパターニングして別部材に形成しておき、前記集合体に転写させることによって形成してもよい。

これによって、より簡単に、少なくとも1つの樹脂層を切断領域を避けて形成 することができる。

(4) この半導体装置の製造方法において、

前記切断領域に前記少なくとも1つの樹脂層を弾く成分からなる材料を設け、 前記少なくとも1つの樹脂層を前記材料で弾かせることによって形成してもよい

これによって、少なくとも1つの樹脂層を確実に切断領域から除くことができる。

(5) この半導体装置の製造方法において、

前記少なくとも1つの樹脂層は感光性の材料からなり、

前記少なくとも1つの樹脂層を、露光して前記切断領域の部分を除去すること によって形成してもよい。

これによって、例えば、既存の工程で容易に少なくとも1つの樹脂層を形成することができる。

(6) この半導体装置の製造方法において、

前記複数の樹脂層は、前記配線の下の第1の樹脂層と、前記配線の上の第2の 樹脂層と、を含み、

前記樹脂層を形成する工程で、少なくとも前記第1の樹脂層を、前記集合体の 切断領域を避けて形成してもよい。

これによれば、配線の下に形成する第1の樹脂層を、切断領域を避けて形成する。例えば、第1の樹脂層を比較的厚く形成する場合に効果的である。

(7) この半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記第2の樹脂層を前記集合体の切断領域を避

けて形成してもよい。

(8) この半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記第2の樹脂層の少なくとも最上層を、前記外部端子及び前記切断領域を覆うように設けた後に、一部を除去して前記外部端子の少なくとも先端部を露出させると同時に、前記切断領域の部分を除去してもよい。

これによって、例えば、既存の工程数で第2の樹脂層を切断領域から除去する ことができる。

(9) この半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記第2の樹脂層を複数層により形成し、前記 複数層のうち少なくとも最上層を前記集合体の切断領域を覆うように形成しても よい。

これによれば、切断の際の半導体素子の端部の欠けの発生を抑制し、その進行も抑え、樹脂層の剥離を有効に防止することができる。

(10) この半導体装置の製造方法において、

前記複数の樹脂層は、前記配線の下の第1の樹脂層と、前記配線の上の第2の 樹脂層と、を含み、

前記樹脂層を形成する工程で、少なくとも前記第2の樹脂層を前記集合体の切 断領域を避けて形成してもよい。

これによれば、配線の上に形成する第2の樹脂層を、切断領域を避けて形成する。例えば、第2の樹脂層を比較的厚く形成する場合に効果的である。

(11)この半導体装置の製造方法において、

前記第2の樹脂層の熱膨張係数は、前記第1の樹脂層よりも大きくてもよい。 これによって、熱ストレスによる応力を効果的に緩和することができる。

(12) この半導体装置の製造方法において、

前記樹脂層を形成する工程で、前記外部端子の前記第2の樹脂層から露出する 部分が、前記外部端子の前記配線との接合部よりも平面視において小さくなるよ うに、前記第2の樹脂層を前記外部端子の一部を露出させて形成してもよい。

これによって、第2の樹脂層における外部端子との接触面積を大きくすること

で、応力をさらに効果的に緩和することができる。

(13) この半導体装置の製造方法において、

前記第2の樹脂層を複数層で形成し、

前記樹脂層を形成する工程で、前記第2の樹脂層の最下層を、前記配線における前記外部端子を形成する領域を避けて形成し、

前記外部端子を形成する工程で、前記外部端子を、前記配線の前記第2の樹脂層から露出した部分に形成してもよい。

これによって、外部端子をより簡単に設けることができる。

(14) この半導体装置の製造方法において、

それぞれの前記半導体素子には、複数の前記電極が形成されてなり、

前記樹脂層を形成する工程で、前記半導体素子における前記電極よりも内側の 領域に、前記第1の樹脂層を形成してもよい。

これによって、第1の樹脂層を切断領域から避けて設けることができる。また、第1の樹脂層の面積を小さくすることで、半導体素子と第1の樹脂層との熱膨 張係数がある程度異なる場合であっても、外部端子に加えられる応力を効果的に 緩和することができる。

- (15) 本発明に係る半導体装置は、上記半導体装置の製造方法によって製造されてなる。
 - (16) 本発明に係る半導体装置は、電極を有する半導体チップと、

前記半導体チップの前記電極に電気的に接続された配線と、

前記配線に電気的に接続して設けられた外部端子と、

前記半導体チップの前記電極が形成された面に設けられた複数の樹脂層と、を含み、

前記複数の樹脂層のうち少なくとも1つの樹脂層は、その平面形状の外周が前 記半導体チップの外周よりも内側に位置する。

本発明によれば、少なくとも1つの樹脂層の平面形状の外周が、切断された半導体素子の外周よりも内側に位置する。すなわち、複数の樹脂層のうち少なくとも1つの樹脂層は、半導体素子の端部を避けて形成されている。これによって、切断面からの樹脂層の剥離を防止することができる。

(17) この半導体装置において、

前記少なくとも1つの樹脂層は、前記配線の下に形成されてもよい。

(18) この半導体装置において、

前記半導体チップは、複数の前記電極を有し、

前記少なくとも1つの樹脂層は、平面視において前記半導体チップにおける前 記電極よりも内側の領域に形成されてもよい。

これによれば、樹脂層の面積が小さいので、半導体チップと樹脂層との熱膨張 係数がある程度異なる場合であっても、外部端子に加えられる応力を効果的に緩 和することができる。

(19) この半導体装置において、

前記複数の樹脂層は、前記配線の上で前記外部端子の根元周囲を覆うように設けられた樹脂層を含み、

前記外部端子の前記樹脂層から露出する部分が、前記外部端子の前記配線との接合部よりも平面視において小さくなるように、前記外部端子の一部が露出してもよい。

これによって、樹脂層における外部端子との接触面積を大きくすることで、応力をさらに効果的に緩和することができる。

- (20) 本発明に係る回路基板は、上記半導体装置が搭載されている。
- (21) 本発明に係る電子機器は、上記半導体装置を有する。

「発明を実施するための最良の形態]

以下、本発明の好適な実施の形態について図面を参照して説明する。ただし、 本発明は、以下の実施の形態に限定されるものではない。

(第1の実施の形態)

図1は、第1の実施の形態に係る半導体装置を説明するための図である。図2 ~図12は、本実施の形態に係る半導体装置の製造方法を説明するための図である。

本実施の形態に係る半導体装置の製造方法は、集合体10に、配線20、外部端子30及び複数の樹脂層を形成する。集合体10は、複数の半導体素子12を有する。集合体10は、シリコンウェーハであってもよい。各半導体素子12に

は複数の電極14が形成されている。集合体10を個々の半導体素子12に切断することによって、半導体素子12を半導体チップとすることができる。図1は、詳しくは、個々の半導体素子12に切断する前の集合体10を含む半導体装置の集合体を示す図である。

本実施の形態に係る半導体装置は、図1に示す半導体装置を切断してなるものである。半導体装置1は、個々の半導体素子(半導体チップ)12と、配線20と、外部端子30と、複数の樹脂層(図1では第1の樹脂層40及び第2の樹脂層100)と、を含む。そして、複数の樹脂層のうちの少なくとも1つの樹脂層(図1では全ての樹脂層)は、半導体素子12の端部を避けて形成されている。半導体装置1は、そのパッケージサイズが半導体チップにほぼ等しいので、CSPに分類することができ、あるいは、応力緩和機能を備えるフリップチップであるということもできる。

半導体素子12は、一つの面(能動面)に複数の電極14が形成されている。 複数の電極14は、半導体素子12の平面形状が矩形(正方形又は長方形)である場合には、少なくとも一辺(対向する二辺又は全ての辺を含む)に沿って形成されている。あるいは、半導体素子12の一方の面の中央に複数の電極14を形成してもよい。電極14を避けて、半導体素子12には、SiN、SiO2、MgOなどのパッシベーション膜16が形成されている。パッシベーション膜16は電気的な絶縁膜である。パッシベーション膜16は、本実施の形態における複数の樹脂層とは異なり、樹脂以外の材料で形成されていてもよい。パッシベーション膜16は、電極14の少なくとも一部を避けて、半導体素子12の全面に形成されていてもよい。

配線20は、半導体素子12における電極14が形成された面で、電極14に電気的に接続されている。配線20は、複数層から構成されることが多い。例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(TiW)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して配線20を形成することができる。電極14が半導体素子12の端部に形成されている場合には、半導体素子12の中央方向に、配線20を引き込む。各電極14に接続され

て配線20が形成されることによって、半導体素子12の面に配線パターンが形成される。

図1に示すように、外部端子30は、電極14の真上を避けて、配線20上に 形成されている。詳しくは、外部端子30は、配線20の例えばランド部22に 形成されている。ランド部22は、電極14から引き出される部分(ライン)よ りも面積が大きく形成されている。外部端子30は、電極14の真上を避けて形 成されているので、外部端子30に加えられた応力が電極14に直接加えられな いようになっている。外部端子30は、例えばハンダボールなどであって、回路 基板との電気的な接合に使用される。

第1の樹脂層40は、複数層で形成されてもよいが、図1に示す例では1層で形成されている。第1の樹脂層40は、応力緩和機能を有してもよい。第1の樹脂層40は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB; benzocyclobutene)、ポリベンゾオキサゾール(PBO; polybenzoxazole)等で形成することができる。

第1の樹脂層40は、配線20の下を含む領域に形成されている。詳しくは、 第1の樹脂層40は集合体10に形成され、第1の樹脂層40上に、ランド部2 2及びそれに接続されるラインが形成されている。言い換えれば、第1の樹脂層 40は、少なくとも配線20と半導体素子12との間に形成されている。

第2の樹脂層100は、1層又は複数層で形成されている。第2の樹脂層100は、配線20の上を含む領域に形成されている。第2の樹脂層100は、上述の第1の樹脂層40と同様の材料からなってもよく、少なくとも1層が応力緩和機能を有してもよい。あるいは、第2の樹脂層100は、第1の樹脂層40とは異なる材料で形成されてもよい。

図1に示す例では、第2の樹脂層100は、最上層60と、最下層50とを含む。最上層60及び最下層50は、互いに異なる材料で形成されてもよい。最上層60の材料としては、上述の第1の樹脂層40で使用可能な材料を用いることが好ましく、第1の樹脂層40及び第2の樹脂層100を構成する他の層(最下層50)の材料よりも、ヤング率が低い材料を用いることが特に好ましい。

配線20は、一部において電極14と接続し、そこから第1の樹脂層40の上に至るように引き廻されている。ランド部22は、第1の樹脂層40の上に形成されている。第1の樹脂層40は、電極14を露出させて、集合体10に形成されている。詳しくは、集合体10のパッシベーション膜16上に第1の樹脂層40が形成されている。

最下層50は、例えばソルダレジストであり、配線20を覆うように形成されている。この場合に、最下層50は、配線20のうちランド部22を避けて形成されている。また、最下層50は、第1の樹脂層40の上にも形成されてもよい

第2の樹脂層100が1層からなる場合は、最上層60が最下層50に代わって配線20を覆うように形成されていてもよい。最上層60は、外部端子30の根元周囲に形成されている。あるいは、外部端子30の先端部を除いて、外部端子30の側部を覆うまで形成されていてもよい。いずれにしても、最上層60の一部が除去されることによって、外部端子30は少なくとも先端部が露出している。

また、第2の樹脂層100の熱膨張係数は、第1の樹脂層40よりも大きくてもよい。これによって、熱ストレスによって外部端子30に加えられる応力等を 緩和することができる。

本実施の形態に係る半導体装置は、第1の樹脂層40が、その平面形状が半導体素子12の外周よりも内側に位置するように形成されている。詳しくは、第1の樹脂層40が、半導体素子12の端部を避けて形成されている。その場合、図1に示すように、第2の樹脂層100も、半導体素子12の端部を避けて形成されてもよい。半導体装置1の第1の樹脂層40及び第2の樹脂層100の端面は、例えば後述する露光技術、印刷方式又はインクジェット方式等によって形成された端面になっていてもよい。その端面は、機械的に切断された面とは異なる滑らかな端面であってもよく、図1に示すように、半導体素子12から離れる方向に、各樹脂層の平面形状が小さくなるようなテーパが付された傾斜面となっていてもよい。

これによれば、第1の樹脂層40及び第2の樹脂層100の端面が、半導体装

置1の外周よりも内側に位置するので、半導体素子12からのそれらの剥離を抑えることができる。

また、本実施の形態において、例えば、第1の樹脂層40が半導体素子12の端部を避けて形成されていれば、第2の樹脂層100は半導体素子12の端部を覆うように形成されていても構わない。すなわち、第2の樹脂層100の切断面が半導体装置1の端部に位置しても構わない。その場合に、第2の樹脂層100の最上層60のみが、半導体素子12の端部を覆うように形成されてもよい。特に、最上層60を他の樹脂層(第1の樹脂層40及び第2の樹脂層100の最下層50)よりもヤング率の低い材料を用いて形成すれば、切断領域70での半導体素子12のかけを防止するとともに、その欠けの進行を抑え、第1の樹脂層40及び第2の樹脂層100の半導体素子12からの剥離を抑えることができる。さらに、最上層60を半導体素子12の端部を避けて設けずに済むので、簡単な工程で半導体装置を製造することができる。

以下に、本実施の形態に係る半導体装置の製造方法について、図2~図12を 参照して説明する。本実施の形態では、複数の樹脂層のうち少なくとも1つの樹 脂層(例えば少なくとも第1の樹脂層40)を、切断領域70を避けて形成する

図2~図5に示すように、第1の樹脂層40、配線20及び第2の樹脂層10 0の一つである最下層50を形成する。

まず、複数の電極14を有し、電極14の少なくとも一部を避けてパッシベーション膜16が形成された集合体10(図8参照)を用意する。

次に配線20を形成するための第1の樹脂層40を形成する。第1の樹脂層40を、露光技術によって形成してもよい。例えば、図2に示すように、電極14上及び集合体10上(詳しくはパッシベーション膜16上)に、第1の樹脂層40を全面に設ける。第1の樹脂層40の材料として、エネルギー(光、紫外線又は放射線など)に感応して性質を変える樹脂を使用することができ、例えば、フォトポリマーなどを使用できる。第1の樹脂層40の材料としては、エネルギーが照射されると、溶解性が増加するもの(ポジ型)であっても、溶解性が減少するもの(ネガ型)であってもよい。

第1の樹脂層40において、図3に示すように、電極14を露出させるための 穴44を形成するとともに、切断領域70に開口部42を形成する。穴44は、 各電極14ごと形成する。開口部42は、集合体10の切断領域70に沿って一 体的に開口させて形成する。言い換えると、集合体10のうち隣接する半導体素 子12の境界線に沿って、開口部42を形成する。

例えば、図2に示すように、開口82、84が形成されたマスク80を、第1の樹脂層40の上方に配置して、エネルギー90を照射する。ここで、図2に示すように、第1の樹脂層40の材料が、エネルギーが照射されると溶解性が増加するものであるときは、開口部42及び穴44の形成領域上に開口82、84を配置する。これとは別に、第1の樹脂層40の材料が、エネルギーが照射されると溶解性が減少するものであるときは、開口部42及び穴44の形成領域上を覆って、それ以外の領域上に開口を配置する。その後現像することで、図3に示すように、開口82に対応して開口部42を形成し、開口84に対応して電極14を露出させた穴44を形成する。上述したエネルギー照射技術(露光技術など)を適用する場合には、マスク80の開口82、84からエネルギーが回り込むため、開口部42及び穴44の開口端部は曲面を以て形成される。

図4に示すように、配線20を、電極14から第1の樹脂層40上に形成する。配線20を、フォトリソグラフィ、スパッタ又はメッキ処理等によって形成してもよい。配線20の一部にランド部22を形成する場合は、ランド部22を第1の樹脂層40上に形成する。配線20は、第1の樹脂層40の穴44の内面にも形成する。

配線20を電極14から引き込むことによって、外部端子30を電極14の真上を避けて形成することができる。また、これによって、外部端子30を半導体素子12の能動領域内に設けることができる。すなわち、ピッチ変換をすることができる。従って外部端子30を配置する際に能動領域内、すなわち一定の面としての領域が提供できることになり、外部端子30の設定位置の自由度が非常に増すことになる。例えば配線20を必要な位置で屈曲させることにより、外部端子30を格子状に並べてもよい。

図4に示すように、最下層50を形成する。例えば、最下層50を、第1の樹

脂層40及び配線20上に全面に設ける。この場合に第1の樹脂層40に形成した開口部42にも、最下層50の材料を充填する。この工程は、第1の樹脂層40を硬化させてから行うことが好ましい。

図5に示すように、最下層50において、配線20の一部(ランド部22)を露出させるとともに、切断領域70を避けて形成するために開口部52を形成する。これは、第1の樹脂層40において行う工程と同様の方法で行ってもよい。例えば、図4に示すように、開口182、184が形成されたマスク180を、最下層50の上方に配置して、エネルギー90を照射する。この場合に図4に示すように、最下層50の材料が、エネルギーが照射されると溶解性が増加するものであるときは、開口部52及び穴54の形成領域上に開口182、184を配置する。これとは別に、最下層50の材料として、エネルギーが照射されると溶解性が減少するものを用いてもよい。その後現像することで、図5に示すように、開口182に対応して、開口部42に充填された部分も除去するとともに、開口部52を形成する。また、開口184に対応して配線20の一部(ランド部2)を露出させた穴54を形成する。最下層50の形成によって、後の工程で外部端子30を簡単に設けることができる。なお、最下層50の形成工程を省略して、後述する最上層60を配線20上に形成してもよい。

図6及び図7に示すように、外部端子30及び最上層60を形成する。外部端子30を配線20上に形成する。詳しくは、配線20における第1の樹脂層40上に形成された一部(ランド部22)に外部端子30を形成する。最下層50を形成した場合は、最下層50によって露出した配線20の一部(ランド部)に外部端子30を設ける。最下層50を形成することで、外部端子30を容易に設けることができる。外部端子30を第1の樹脂層40上に配置することによって、第1の樹脂層40を応力緩和層として、外部端子30に加えられる応力を緩和することができる。ハンダボールなどをランド部22に設けて外部端子30を形成してもよい。あるいは、ランド部22上にハンダクリームを設けてこれを溶融させて表面張力によってボール状にしてもよい。

図6に示すように、最上層60を形成する。最上層60を、外部端子30の少なくとも先端部を露出させて形成する。最上層60を、外部端子30の少なくと

も根元周囲に設けてもよい。これによって、最上層60を応力緩和層として、外部端子30に加えられる応力(熱ストレス)を緩和することができる。

例えば、材料として非感光性の樹脂からなる最上層60を、最下層50及び外部端子30上に全面に設ける。この場合に、開口部42、52にも、最上層60の材料を充填する。その後に、プラズマ等を用いたドライエッチングによって、一部を物理的に除去することによって、外部端子30の少なくとも先端部を露出させる。同様にして、開口部42、52に充填された部分も除去し、さらに開口部62を形成する。こうして、図7に示すように、外部端子30の少なくとも先端部を露出させると同時に、開口部42、52、62をそれぞれ上下方向に連通させて切断領域70を避けることができる。なお、上述した例では、最下層50及び最上層60の開口部52、62を別々に形成したが、最下層50及び最上層60を積層させた後に切断領域70を避けるための開口部を一度に形成してもよい。

また、本工程において、最上層60を外部端子30の根元周囲のみに形成してもよい。すなわち、開口部42、52をそれぞれ上下方向に連通させることによって、切断領域70を避けてもよい。なお、上述した例とは別に、最上層60を、第1の樹脂層40と同様に露光技術を適用して形成してもよい。

また、上述した例では、第1の樹脂層40及び第2の樹脂層100をともに、切断領域70を避けて形成したが、本実施の形態はこれに限定されない。すなわち、第2の樹脂層100である最下層50及び最上層60が、第1の樹脂層40に比べてヤング率が低い材料の層である場合は、最下層50及び最上層60によって、切断領域70を覆うように形成しても構わない。特に、外部端子30の根元周囲を補強する最上層60のみを、切断領域70を覆うように設けることが好ましい(第2の実施の形態参照)。切断領域70を覆う第2の樹脂層100の材料が第1の樹脂層40及び第2の樹脂層100を構成する他の層(最下層50)の材料よりもヤング率が低い材料であれば、集合体10を切断したときに生じる半導体素子12の端部の欠けの発生やその進行を抑え、第1の樹脂層40及び第2の樹脂層100の半導体素子12からの剥離を抑えることができる。

図7及び図8に示すように、切断領域70に沿って、集合体10を個片に切断

する。すなわち、複数の半導体素子12の集合体10を含む複数の半導体装置の集合体を個片化して、半導体素子12ごとの半導体装置1を形成する。図7は切断するときの集合体10の断面を示す図であり、図8は切断するときの集合体10全体を示す図である。

集合体10を、電極14が形成された面の側から切断する。例えば、少なくとも第1の樹脂層40を避けて形成した切断領域70に、図7に示すように、ブレード110を配置して切断する。ブレード110を高速に回転させて集合体10を切断することができる。この場合に、集合体10をテープ(図示しない)等に貼り付けて切断してもよい。

これによれば、少なくとも第1の樹脂層40を避けて形成した切断領域70に沿って切断するので、切断による半導体装置1の端部の欠けを抑えることができる。これによって、半導体装置1の第1の樹脂層40及び第2の樹脂層100の剥離を防止することができる。したがって、信頼性の高い半導体装置を製造することができる。

次に、図9~図12に示すように、本実施の形態に係る半導体装置の製造方法の第1~第4の変形例を説明する。

(第1の変形例)

図9に示すように本変形例では、切断領域70を避けて形成する少なくとも1つの樹脂層(例えば少なくとも第1の樹脂層40)をインクジェット方式によって形成する。これによって、簡単な工程で、第1の樹脂層40を、切断領域70を避けた必要な領域に設けることが可能となる。また、切断領域70を避けるとともに、電極14を避けて、第1の樹脂層40を設ける。

インクジェット方式によれば、インクジェットプリンタ用に実用化された技術 を応用することで、高速かつインクを無駄なく経済的に充填するとが可能である

図9に示すインクジェットヘッド112は、例えばインクジェットプリンタ用に実用化されたもので、圧電素子を用いたピエゾジェットタイプ、あるいはエネルギー発生素子として電気熱変換体を用いたバブルジェット(登録商標)タイプ等が使用可能である。これによって、第1の樹脂層40となるペースト46の吐

出面積及び吐出パターンを自由に設定することが可能となる。

この場合に、図9に示すように、切断領域70に第1の樹脂層40のペースト46を弾く成分からなる材料114を設け、第1の樹脂層40を形成してもよい。材料114は、例えば、フッ素系の化合物等であってもよい。これによって、第1の樹脂層40を、確実に切断領域70を避けて形成することができる。

(第2の変形例)

図10に示すように、本変形例では、切断領域70を避けて形成する少なくとも1つの樹脂層(例えば少なくとも第1の樹脂層40)を印刷方式によって形成する。これによって、簡単な工程で、第1の樹脂層40を、切断領域70を避けた必要な領域に設けることが可能となる。また、切断領域70を避けるとともに、電極14を避けて、第1の樹脂層40を設ける。

例えば、図10に示すように、切断領域70と、各電極14とをマスク122によって覆う。言い換えると、切断領域70及び電極14以外の領域は、マスク122の開口部となる。次に、第1の樹脂層40の材料となるペースト46を集合体10の全面に設け、マスク122の開口している領域に、マスク122の高さで均一にペースト46を充填する。この場合に、スキージ120を使用して、開口部にペースト46を充填すればよい。その後に、マスク122を取り除くことによって、切断領域70及び電極14を避けた、必要な領域に第1の樹脂層40を形成することができる。

(第3の変形例)

図11に示すように、本変形例では、少なくとも1つの樹脂層(例えば少なくとも第1の樹脂層40)を、予めパターニングして別部材130に形成しておき、集合体10に転写させて、切断領域70を避けた領域に形成する。これによって、より簡単に、第1の樹脂層40を切断領域70を避けた領域に形成することができる。また、切断領域70を避けるとともに、電極14を避けて、第1の樹脂層40を設ける。

この場合に、上述した例に示すように、材料114を設けて第1の樹脂層40 を除いてもよい。これによって、第1の樹脂層40を、確実に切断領域70を避けて形成することができる。

(第4の変形例)

図12は、本変形例に係る外部端子30の周囲を示す図である。本変形例は、本実施の形態に係る半導体装置の変形例である。本変形例では、最上層160を含む第2の樹脂層102における外部端子30の周囲に設ける部分の形態が上述と異なる。

例えば外部端子30をボール状に形成した場合に、ランド部22に設けられた 外部端子30の接合部の平面視の径D₂と、外部端子30の直径Dとは、

$D_2 \leq D$

の関係にある。このような接合部の平面視の径 D_2 と、外部端子30の最上層160から露出した部分の平面視の径 D_1 とが、

$D_1 < D_2$

の関係を有するように、最上層160を形成する。すなわち、外部端子30を回路基板との電気的接続を妨げない程度に、外部端子30の周囲を覆って最上層160を形成してもよい。この場合に図12に示すように、最上層160の外部端子30を覆う部分は、最上層160の他の面より隆起していてもよい。

これによって、外部端子30を回路基板に電気的に接続した場合に、両者の電気的接続部を確実に保護することができる。外部端子30における配線20との接合部に加えられる応力をより一層緩和して、接合部のクラックの発生を防止することができる。したがって、より信頼性の高い半導体装置を提供することができる。なお、本変形例に係る半導体装置の製造方法は上述と同様であってもよい

(第2の実施の形態)

図13~図15は、本実施の形態に係る半導体装置及びその製造方法について説明するための図である。図13は、本実施の形態に係る半導体装置を含む集合体(半導体ウェーハ)の断面図である。図14は、本実施の形態に係る半導体装置の平面図であり、詳しくは、図13に示す集合体が個辺に切断された半導体チップの平面図である。また、図14では、配線220及び第2の樹脂層104は省略してある。なお、図15は、本実施の形態の変形例に係る半導体装置を含む集合体(半導体ウェーハ)の断面図である。

本実施の形態に係る半導体装置は、個々の半導体素子(半導体チップ)12と、配線220と、外部端子30と、複数の樹脂層(図13では第1の樹脂層240及び第2の樹脂層104)と、を含む。そして、複数の樹脂層のうちの少なくとも1つの樹脂層(図13では全ての樹脂層)は、半導体素子12の端部を避けて形成されている。半導体装置2は、第1の樹脂層240の形態が第1の実施の形態と異なる。また、第2の樹脂層104は、1層で形成されてもよいが、図13に示す例では、最上層60及び最下層250の複数層からなる。なお、半導体装置2は、図13に示す半導体装置を切断してなるものである。以下の説明以外においては、第1の実施の形態と同様の形態であってもよい。

本実施の形態に係る半導体素子12は、電極14が端部に形成されている。第1の樹脂層240は、半導体素子12の中央部に形成されている。言い換えれば、第1の樹脂層240は、半導体素子12における電極14よりも内側の領域に形成されている。図14に示すように、半導体素子(半導体チップ)12の対向する2辺に複数の電極14が並ぶ場合には、第1の樹脂層240は、各辺に並ぶ電極14で挟まれた領域に形成される。あるいは、半導体素子12の全ての辺(4辺)に複数の電極14が並ぶ場合には、第1の樹脂層240は、各辺に並ぶ電極14で囲まれた領域に形成される。なお、半導体素子12に形成される第1の樹脂層240は、半導体素子12の平面視において、図14に示すように一つの領域に一体的に形成されてもよく、あるいは複数の領域に分割して形成されてもよい。

これによって、第1の樹脂層240の熱膨張係数が、半導体素子12に対して ある程度異なる場合であっても、第1の樹脂層240の形成領域が小さく抑えら れているので、外部端子30に加えられる応力を緩和することができる。

また、このように第1の樹脂層240を形成することで、切断領域70を避けて第1の樹脂層240を形成することができる。なお、配線220は、第1の実施の形態と同様に、電極14から第1の樹脂層240上に形成すればよい。

また、第1の樹脂層240の熱膨張係数は、第2の樹脂層104よりも小さく てもよい。これによって、熱ストレスによって外部端子30に加えられる応力等 を緩和することができる。 本実施の形態に係る半導体装置は、第2の樹脂層104が、その平面形状が半導体素子12の外周よりも内側に位置するように形成されている。詳しくは、第2の樹脂層104が、半導体素子12の端部を避けて形成されている。その他の形態は、第1の実施の形態と同様であってもよい。

図15に示すように、本実施の形態の変形例として、第2の樹脂層104の最上層60は、半導体素子12の端部を覆うように形成されてもよい。特に、最上層60は、第1の樹脂層240及び第2の樹脂層104を構成する他の層(最下層250)の材料よりも、ヤング率が低い材料を用いることが好ましい。すなわち、複数の樹脂層のうち、第2の樹脂層104の最上層60が半導体素子12の端部に至るまで形成されても、有効に半導体素子12の端部の欠けの発生を防止し、その進行を抑え、樹脂層が半導体素子12の端部から剥離することを防ぐことができる。

以下に、本実施の形態に係る半導体装置の製造方法を説明する。

第1の樹脂層240を、電極14上を含む集合体10上に全面に設けた後、露 光技術等を適用して、各半導体素子12における複数の電極14よりも内側の領域に形成する。これによって、切断領域70を避けて第1の樹脂層240を形成することができる。その後、電極14から第1の樹脂層240上に配線220を形成した後、必要に応じて最下層250を形成する。最下層250に、ランド部222を露出させた穴254を形成することで、外部端子30を簡単に設けることができる。また、最下層250の形成工程は省略してもよい。

外部端子30及び最上層60を第1の実施の形態と同様に形成し、切断領域70に開口部252、62を形成する。その後に、切断領域70に沿って集合体10を切断する。これによって、半導体装置の複数の樹脂層の剥離を抑えることができる。

あるいは、最上層60を集合体10の全面に設けた後、最上層60のうち外部 端子30を覆う部分のみを除去してもよい。すなわち、最上層60を、集合体1 0の切断領域70を覆うように残してもよい。これによれば、簡単な工程で最上 層60を形成することができる。

なお、本実施の形態においても、上述の実施の形態における第1~第4の変形

例を適用して半導体装置を製造することができる。

(第3の実施の形態)

図16~図18は、本実施の形態に係る半導体装置及びその製造方法について説明するための図である。図16は、本実施の形態に係る半導体装置を含む集合体(半導体ウェーハ)の断面図である。図17は、本実施の形態に係る半導体装置の平面図であり、詳しくは、図16に示す集合体が個辺に切断された半導体チップの平面図である。また、図16では、配線220及び第2の樹脂層104は省略してある。なお、図18は、本実施の形態の変形例に係る半導体装置を含む集合体(半導体ウェーハ)の断面図である。

本実施の形態に係る半導体装置は、個々の半導体素子(半導体チップ)12と、配線220と、外部端子30と、複数の樹脂層(図16では第1の樹脂層340及び第2の樹脂層104)と、を含む。そして、複数の樹脂層のうちの少なくとも1つの樹脂層(図16では全ての樹脂層)は、半導体素子12の端部を避けて形成されている。半導体装置3は、第1の樹脂層340の形態が上述の実施の形態とは異なる。なお、半導体装置3は、図16に示す半導体装置を切断してなるものである。以下の説明以外においては、第1及び第2の実施の形態と同様の形態であってもよい。

本実施の形態に係る第1の樹脂層340は、外部端子30下のみに形成されている。半導体素子12に形成されるそれぞれの外部端子30下に、いずれかの第1の樹脂層340が形成されている。すなわち、第1の樹脂層340は、その個数が外部端子30の個数と同じになるように形成されている。

図17に示すように、第1の樹脂層340の外形は、半導体素子12の平面視において、外部端子30の外形よりも大きく形成される。第1の樹脂層340の外形は、円形又は矩形などであってもよい。

これによれば、第1の樹脂層340の形成領域がさらに小さく抑えられているので、第1の樹脂層340の熱膨張係数が半導体素子12に対してある程度異なる場合であっても、外部端子30に加えられる応力をさらに緩和することができる。

図18に示すように、本実施の形態の変形例として、第2の樹脂層104の最

上層60は、半導体素子12の端部を覆うように形成されてもよい。特に、最上層60は、第1の樹脂層340及び第2の樹脂層104を構成する他の層(最下層250)の材料よりも、ヤング率が低い材料を用いることが好ましい。すなわち、複数の樹脂層のうち、第2の樹脂層104の最上層60が半導体素子12の端部に至るまで形成されても、有効に半導体素子12の端部の欠けの発生を防止し、その進行を抑え、樹脂層が半導体素子12の端部から剥離することを防ぐことができる。

また、半導体装置の製造方法については、第2の実施の形態と同様の方法によって、第1の樹脂層340を外部端子30の下のみに形成すればよい。なお、本実施の形態においても、第1の実施の形態における第1~第4の変形例を適用して半導体装置を製造することができる。

図19には、本実施の形態に係る半導体装置1を実装した回路基板1000が示されている。回路基板1000には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には例えば銅からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと半導体装置1の外部端子30とを機械的に接続することでそれらの電気的導通を図る。

そして、本発明を適用した半導体装置1を有する電子機器1100として、図20にはノート型パーソナルコンピュータ、図21には携帯電話1200が示されている。

【図面の簡単な説明】

図1は、本発明の第1の実施の形態に係る半導体装置を説明するための図である。

図2は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。

図3は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。

図4は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。

図5は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するた

めの図である。

図6は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。

図7は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。

図8は、本発明の第1の実施の形態に係る半導体装置の製造方法を説明するための図である。

図9は、本発明の第1の実施の形態に係る半導体装置の製造方法の第1の変形 例を説明するための図である。

図10は、本発明の第1の実施の形態に係る半導体装置の製造方法の第2の変形例を説明するための図である。

図11は、本発明の第1の実施の形態に係る半導体装置の製造方法の第3の変 形例を説明するための図である。

図12は、本発明の第1の実施の形態に係る半導体装置及びその製造方法の第4の変形例を説明するための図である。

図13は、本発明の第2の実施の形態に係る半導体装置及びその製造方法を説明するための図である。

図14は、本発明の第2の実施の形態に係る半導体装置を説明するための図である。

図15は、本発明の第2の実施の形態の変形例に係る半導体装置及びその製造 方法を示す図である。

図16は、本発明の第3の実施の形態に係る半導体装置及びその製造方法を説明するための図である。


図17は、本発明の第3の実施の形態に係る半導体装置を説明するための図である。

図18は、本発明の第3の実施の形態の変形例に係る半導体装置及びその製造 方法を示す図である。

図19は、本実施の形態に係る半導体装置が実装された回路基板を示す図である。


図20は、本実施の形態に係る半導体装置を有する電子機器を示す図である。 図21は、本実施の形態に係る半導体装置を有する電子機器を示す図である。

[図1]




【図2】

FIG. 2




【図3】

FIG. 3




【図4】

FIG. 4




【図5】

FIG. 5




【図6】

FIG. 6




【図7】

FIG. 7




【図8】

FIG. 8




【図9】

FIG. 9




[図10]

FIG. 10




【図11】

FIG. 11




【図12】

FIG. 12




【図13】



-1G. 13

【図14】

FIG. 14



【図15】





FIG. 15


【図16】




.1G. 16

【図17】

FIG. 17




【図18】



-1G. 18


【図19】

FIG. 19




【図20】

FIG. 20



【図21】

FIG. 21



【国際調査報告】

	国際調査報告	国際出願番号 PCT/JPO	1/02325	
	はする分野の分類 (国際特許分類 (IPC)) ′ H01L23/28, H01L23/12	. HOIL21/301		
調査を行った。	iった分野 長小限資料(国際特許分類(IPC)) ' H01L23/28、H01L23/12	. HO1L21/301		
日本国实 日本国公開集 日本国登録集	+の資料で調査を行った分野に含まれるもの 現用新案公報 1926-1996年 現用新案公報 1971-2001年 現用新案公報 1994-2001年 所案登録公報 1996-2001年			
国際調査で使用	目した電子データベース(データベースの名称、	調査に使用した用語)		
C. 関連する	と認められる文献		関連する	
カテゴリー*	引用文献名 及び一部の箇所が関連すると	ときは、その関連する箇所の表示	請求の範囲の番号	
Y Y Y A	JP, 58- 93266, A(東 2. 6月, 1983(02.06 JP, 2000-40773, A(8. 2月, 2000(08.05 JP, 10-335779, A(大 18.12月, 1998(18.15 JP, 8-264489, A(日 11.10月, 1996(11.16	6.83), (ファミリーなし) ソニー株式会社) 2.00), (ファミリーなし) 日本印刷株式会社) 2.98), (ファミリーなし) 本プレシジョン・サーキック株式会社)	1-3, 5-8, 10, 12-21 1-3, 5-8, 10, 12-21 3, 5	
□ C顔の続き	にも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願目前の出願または特許であるが、国際出願目以後先日後に公表された文献で出願と矛盾するものではなく、発明の原理又の理解のために引用するもの 「E」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ便先機の主張の基礎となる出願 「&」同一パテントファミリー文献				
国際調査を完了した日 14.06.01 国際調査報告の発送日 26.06.01				
日本国	0名称及びあて先 同特許庁(ISA/JP) B便番号100-8915 B千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 中 澤 登 - 印 電話番号 03-3581-1101		

様式PCT/ISA/210 (第2ページ) (1998年7月)

(注)この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。

なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の 効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)に より生ずるものであり、本掲載とは関係ありません。